筑波大まとめ

2022年3月20日～24日

Paralleled SiC MOSFETs DC Circuit Breaker with SiC MPS Diode as Avalanche Voltage Clamping (Tokyo Metropolitan University)

アバランシェ降伏による電圧クランプを利用したSiC-MOSFETとSiCダイオードで構成される半導体直流遮断器の提案。高いアバランシェ耐量と繰り返しアバランシェ現象に対するロバスト特性を持つSiC merged pin Schottky (MPS)ダイオードを用いてクランプすることにより、半導体デバイス並列接続時の遮断電流アンバランス問題を解決。400 V / 50 Aのシステムを用いたUIS試験により、SiC MPSダイオードは電流遮断時に十分なアバランシェ耐量を有していることを確認した、としている。

Experimental validation of a chip area optimized 3.3 kV SiC half bridge for HVDC converters (Center of Energy Technology (ZET), Bayreuth, Germany)

HVDC向けの電力変換器を想定して、ハイサイドとローサイドスイッチの半導体面積を非対称にした半導体面積最適化3.3 kV SiCハーフブリッジインバータの実験的検証を行なった。最適なゲート抵抗設計をすることにより、ハイサイド・ローサイドでほぼ同じスイッチング挙動が得られた。また、提案構成は、従来の構成と比べてスイッチング損失の低減はできるが、オン抵抗が増加するため、導通損失は上昇する。最終的な使用方法は、コンバータ固定費とシステムの経済的な損失コストの比率に応じて、適切なゲート抵抗設計が必要である、としている。

An Improved Turn-on Switching Transient Model of 10 kV SiC MOSFET (The University of Tennessee, Knoxville, TN, USA)

10 kV SiC-MOSFETのターンオンスイッチング過渡現象の電流モデルを提案。カーブトレーサでは測定できない高電圧トランスコンダクタンスと動的ゲート-ドレイン電荷を短時間パルスを用いた短絡試験により調査し、特性を評価。10 kV, 20 AのSiC-MOSFETを用いた実験により提案モデルの精度を検証した結果、ターンオン時の電流立ち上がり、電圧立ち下がりの波形はいずれも実験値とよく一致しており、損失誤差は様々な負荷条件下で5%以下であった、としている。