筑波大学まとめ

2019年9月23日～26日@Toulouse, Franceにて開催。参加者350名。発表数157件。昨年と比較してGaNに関連する発表が増えた。

SiCに関係する主な発表

(1) “Impact of device aging in the compact electro-thermal modeling of SiC power MOSFETs,” L. Ceccarelli, A.S. Bahman, F. Iannuzzo (Aalborg University, Denmark)

ディスクリートSiCの経年劣化によるパラメータ変化に関する報告。別論文で実測した劣化データをもとにシミュレーションベースでモデル化し、しきい値電圧シフトと半田疲労が大きな影響を持つことを明らかにした。これにより、動作中の温度変動が大きくなり、SOC領域外での動作や劣化を加速する可能性が示唆されている。

(2) “Implications of short-circuit events on power cycling of 1.2-kV/20-A SiC MOSFET power modules,” H. Du, L. Ceccarelli, F. Iannuzzo (Aalborg University, Denmark), P.D. Reigosa (University of Applied Sciences Northwest Switzerland, Switzerland)

パワーデバイスの短絡に起因した劣化に関する評価。短絡イベントにより、パワーデバイスの導通損失が増加し、その後の通常動作時による劣化が加速することが報告されている。

(3) “Circuit-type modelling of SiC power Mosfet in short-circuit operation including selective fail-to-open and fail-to-short modes competition,” F. Richardeau, F. Boige (University of Toulouse, France)

SiC-MOSFETの故障モードについて、短絡故障と解放故障の双方に適用可能なモデルを提案。回路シミュレータ(PLECS)の熱回路モデルを利用したシミュレーションとSiC-MOSFETを用いた実験を行い検証した。その結果、熱しきい値を導入することにより、短絡故障・解放故障が予測可能となることが示された。

(4) “Degradation characteristics of SiC power devices for DC circuit breaker by repetitive unclamped inductive switching test,” M. Sagara, K. Wada(Tokyo Metropolitan University, Japan), S. Nishizawa (Kyushu University, Japan)

直流遮断器を想定したSiCデバイスのUIS試験結果の報告。トレンチゲートMOS・プレーナーゲートMOSおよびJFETに対して5000回のUIS試験を実施し、閾値電圧の変化を検証した。その結果、SiC-JFETの劣化が最も少なく、直流遮断器に適していると主張。

(5) “Robustness and reliability review of Si and SiC FET devices for more-electric-aircraft applications,” J. Ortiz Gonzalez, R. Wu, S.N. Agbo, O. Alatise (School of Engineering, University of Warwick, UK)

電動航空機向けパワーデバイスには、宇宙線によるシングルイベント破壊に対する堅牢性が信頼性評価として必要である。これに対してUISとゲート酸化膜ストレスの測定を実施した。その結果、SiCトレンチMOSがMore Electric Aircraftに適していると主張。

パワースイッチング用のGaNに関係する主な発表

(6) “Insights into the off-state breakdown mechanisms in power GaN HEMTs,” N. Zagni, F.M. Puglisi, P. Pavan, A. Chini, G. Verzellesi (Univ. of Modena and Reggio Emilia, Italy)

パワースイッチング用のAlGaN/GaN-HEMTにおける3パターンのブレークダウンついて、2次元数値解析と実験データを比較した。ゲート-ドレイン間隔およびGaN Buffer Layerのカーボンドープの有無による差を明らかにし、2種類のブレークダウンメカニズムに起因することを提示した。

(7) “Degradation indicators of power-GaN-HEMT under switching power-cycling,” M.A. Gonzalez-Sentis, P. Tounsi (LAAS-CNRS, France), A. Bensoussan (IRT Saint-Exupery, France), A. Dufour (Centre National d'Etudes Spatiales, France),

パワースイッチング用のGaN-HEMTがパワーサイクルにより劣化するパラメータとその指標を明らかにした。ゲート容量のヒステリシス曲線の変化が、劣化指標としてよいと主張。また、ヒステリシス変化としきい値電圧シフトの相関関係を示した。