筑波大学まとめ

2019年9月29日～10月3日@Baltimore, MD, USAにて開催。参加者約1500名。発表数約1100件。

＜SiCに関係する主な発表＞

(1)“Analysing the Crosstalk Effect of SiC MOSFETs in Half-Bridge Arrangements,” Ian Laird, Xibo Yuan (University of Bristol)

SiC-MOSFETのハーフブリッジ回路構成において，デバイスの高速なターンオフ・ターンオンの遷移中に，ゲート抵抗と負荷電流が反対側のデバイスのゲートに与えるクロストーク効果を調査。デバイスのターンオフに伴うゲート電圧スパイクがターンオンスパイクよりも回路に悪影響を与える可能性が高いことを確認。

(2)“A 400V/300A Ultra-Fast Intelligent DC Solid State Circuit Breaker using Parallel Connected SiC JFETs,” Wei Wang, Zhikang Shuai, Ying Cheng, Dong He, Xue Yang (Hunan University), Jinyong Lei (China Southern Power Grid), Z. John Shen (Hunan University)

SiC-JFETを用いたDC遮断器の回路システムの提案と実験検証。デバイスを8並列接続した400V/300A構成の実験検証において，短絡保護は数?s，過電流保護は数百?sで実現できることを確認。同グループの別論文(“A 2 kV Intelligent DC Solid State Circuit Breaker Using Series Connected SiC JFETs”)では，デバイス3直列による2kV構成での結果も示されている。

(3)“Evaluation and Characterization of Parallel Connected Ultra-Low Inductance 400A SiC -MOSFET Modules,” Eddy Aeloiza, Arun Kadavelugu, Rostan Rodrigues (ABB US Corporate Research Center), Mika Niemi, Markus Oinonen, Veli-Matti Leppanen (ABB Motion)

超低インダクタンスのSiCパワーモジュールを並列接続した場合の影響について実験的に検証。スイッチング損失の差が15%未満，電流不平衡が8.3%未満となり，並列接続による損失アンバランスは重要でないと結論。

(4)“Switching Behavior Method to Estimate the Intrinsic Gate Resistance of a Transistor by using the Gate Plateau Voltage,” Tatsuya Yanagi, Ken Nakahar (Rohm)

SiC-MOSFETの内部ゲート抵抗を推定する方法を提案。ターンオフ時のプラトー領域におけるゲート-ソース電圧，内部ゲート抵抗・外部ゲート抵抗の関係を利用して，内部ゲート抵抗の値を推定する方法を推定する。推定した内部ゲート抵抗を用いると，スイッチング波形のシミュレーション結果と実験結果がよく一致することを確認。

(5)“Testing and Validation of 10 kV SiC MOSFET based 35 kVA MMC Phase-leg for Medium Voltage (13.8 kV) Grid,” James Palmer, Shiqi Ji, Xingxuan Huang, Li Zhang (The University of Tennessee)

13.8 kVマイクログリッドに接続されるModular Multilevel Converter (MMC)の実験検証に関する論文。センサー等の設計・制御を行い、高電圧テストベンチの開発と実証を行った。10 kVのSiC-MOSFETを用いて変換器を設計し25 kV、35 kVAまで試験を実施した。本システムのコンバータの設計等にフォーカスした論文が同グループから他に3件発表されている。

(6)“Suppressing Gate Voltage Oscillation in Paralleled SiC MOSFETs for HEV/EV Traction Inverter Application,” Fan Xu, Lihua Chen (Ford Motor Company)

SiC-MOSFETを並列に接続した場合に，高速スイッチング過渡時に生じるゲート電圧の発振に関する論文。MOSFETのケルビンソースに結合インダクタを追加する，またはソースパスを追加して，ゲート電圧の発振抑制が可能であると提案。シミュレーションおよび実験において発振抑制が可能であることを確認。提案法はゲート駆動回路の変更のみであるため，小型・軽量・低消費電力・低コストで実現可能と主張。

(7)“A High-Accuracy, Low-Order Thermal Model of SiC MOSFET Power Modules Extracted from Finite Element Analysis via Model Order Reduction,” Cameron Entzminger, Wei Qiao, Liyan Qu, Jerry L. Hudgins (University of Nebraska-Lincoln)

高次有限要素解析(FEA)に基づいた熱モデルを使用してSiC-MOSFETパワーモジュールの熱プロセスをモデリングし，Krylov部分空間投影法を使用してFEA熱モデルの次数を削減する方法について提案。低次熱モデルは，精度を維持しながら，FEAモデルと比較して計算コストを大幅に低減可能であることをシミュレーションによって確認。

(8)“A Highly-Integrated SiC Power Module for Fast Switching DC-DC Converters,” Alexander Stippich, Tobias Kamp, Alexander Sewergin, Lukas Fraeger, Arne Hendrik Wienhausen, David Bundgen, Rik W. De Doncker (RWTH Aachen University)

SiC-MOSFETを用いたDC/DCコンバータの高電力密度化に関する論文。高集積SiCパワーモジュールの設計を行い，PWM周波数の上昇と浮遊インダクタンスの低減を実施。平面レイアウトの最適化と組み立て構造によって実現するため，両面冷却や3Dパッケージ技術は不要。その結果，333 kHz動作のDC/DCコンバータにおいて、70.9 kW/dm3の電力密度を達成。

(9)“A High Speed SiC Thyristor Gate Driver for Pulse Power Applications,” Mohammed Agamy (University at Albany), Fengfeng Tao (Tesla), Ahmed Elasser (GE Research)

パルスパワー向けSiCサイリスタ用の電流形ゲートドライバを提案。従来の電圧形ゲートドライバと比較して，半分以下のピーク電流で3倍のゲート電流スルーレートが可能となる。3 kV, 4mm×4mmのサイリスタを用いた2.8 kV, 450 Aのスイッチング試験において，提案するゲートドライバが従来の電圧形ゲートドライバ比較して高速なスイッチングが可能であることを示した。

(10)“Current Saturation Characteristics and Single-Pulse Short-Circuit Tests of Commercial SiC MOSFETs,” Diang Xing, Boxue Hu, Susanna Yu, Yue Zhang, Tianshi Liu, Arash Salemi, Minseok Kang, Jin Wang, Anant Agarwal (The Ohio State University)

市販のSiC-MOSFETの短絡テストを実施し，Siデバイスの電流密度の5～8倍であっても1us程度であれば早期破壊に至らないことを示した。一方，10usの短絡テストでは定格電圧の2/3を印加すると，劣化や故障を避けられないため，短絡時間の改善には，デバイスの再設計が必要と結論。

(11)“Voltage Balancing of Four Series-Connected SiC MOSFETs under 2 kV Bus Voltage using Active dv/dt Control,” Emma Raszmann, Keyao Sun, Rolando Burgos, Igor Cvetkovic, Jun Wang, Dushan Boroyevich (Virginia Polytechnic Institute and State University)

高圧2レベル変換器向けにSiC-MOSFETを直列接続した場合の各デバイスの電圧バランスについて，アクティブゲート制御を用いた動的な電圧バランス制御に関する報告。1.7 kVのSiC-MOSFETを用いた4直列構成において，dv/dtを制御し，オフ電圧のばらつきを10%以内とできることが報告された。