電力用半導体素子は高電圧を印加しても絶縁破壊せずに動作することが求められる。素子に高電圧を印加するとpn接合の端部に高電界が発生する。この電界を緩和する技術を接合終端技術という。通常、高耐電圧SiCバイポーラデバイスは、エピタキシャル成長で形成したp型層とn型層の積層構造を有する。素子を分離するため、エピタキシャル成長した上部の半導体層を反応性イオンエッチング(RIE: Reactive Ion Etching) で除去し、台形状のメサを形成する。この構造では、メサ底部のエッジ終端部に電界が集中し、絶縁破壊を起こし、理論耐電圧値を得ることが難しい。そこで、メサの外側にJTE(Junction Termination Extension) やガードリングを形成して、終端部の電界緩和を行う。通常、この終端構造の形成には、イオン注入技術が使用される。