フェールセーフの観点から、パワーデバイスではゲート駆動回路不良等が発生した場合等に制御電流が遮断される機能が求められている。
JFET（接合型電界効果トランジスタ）は、ソース領域・ドレイン領域間を同一の不純物型（例えばn型）の幅の狭いチャネル領域で接続し、その領域を別の不純物型（例えばp型）ゲート領域で挟み込んだ構造をしており、ゲート電圧を印加させることでチャネル領域を空乏化してソース・ドレイン間電流（ドレイン電流）を遮断する。そのため、一般的にJFETではゲート電圧0V時にドレイン電流が流れる「ノーマリオン特性」となる。しかしながら、SiCではpn接合のビルトイン電圧が約2.5Vと大きいため（Siでは約0.7V）、チャネル領域の幅と不純物形成プロセスを最適設計すると、ゲート電圧0V時にはチャネル領域が空乏化してドレイン電流を遮断する所謂「ノーマリオフ特性」を有するJFETが可能となる。