SiCアライアンス

オールジャパンの「情報交差点」で、「パワー半導体 SiC」の開発に未来が見える。
SiCアライアンスWebサイトご利用ガイド
トップページ
 

基礎知識資料集

 

デバイス・プロセス分野

パンチスルー

ソースとドレイン間に大きな電圧が印加されると、p-baseとドレイン間の空乏層が拡がり、ソースとドレイン間の空乏層が繋がってしまうことがある。そのときには、ソースとドレイン間は導通状態となり、スイッチング素子として機能を果たさなくなる。これをパンチスルーという。パンチスルーはスイッチング素子の耐圧を決定する重要な要素である。DMOS構造の場合には、p-base領域(特にソースの下部領域)のp型不純物濃度が低い場合に起こる。活性化熱処理温度を高く(あるいは処理時間を長く)すれば活性化率は増加するが、Si抜けなどによる表面荒れが問題となる。一方でp-base領域全体の濃度を一様に高くすることで抑制は可能だが、MOSチャネル形成領域の濃度も高くなるため、SiCではチャネル移動度の低下やしきい値の増加が問題となる。そのためp-base領域の深さプロファイルをレトログレード(表面濃度を低く、深部を高く)にするといった方法がとられる。

(小杉亮治)